

2.2MHz、2A降压型转换器,
内置高边开关

概述

MAX5088/MAX5089是内置n沟道功率MOSFET的高频DC-DC转换器, 可提供高达2A的负载电流。MAX5088包括内部功率MOSFET, 适用于非同步降压拓扑电源设计。而MAX5089则适用于同步降压拓扑电源设计。该系列器件工作在4.5V至5.5V或5.5V至23V的输入电压, 开关频率可通过电阻设置为200kHz至2.2MHz。带有峰值开关限流的电压模式架构可以稳定工作于高达2.2MHz的开关频率。MAX5088另外还提供一路时钟输出, 用来以180°相差驱动第二个DC-DC工作, 以及一路上电复位(RESET)输出。MAX5089则提供电源就绪输出和一路同步整流器驱动输出, 用于驱动降压转换拓扑中的一个外部低边MOSFET做同步整流, 实现高效率。

MAX5088/MAX5089通过峰值电流限制和过热关断对过流故障进行保护, 提供了一个非常可靠且紧凑的负载点电源方案。其他附加特性还包括同步、内部数字软启动和使能输入等。MAX5088/MAX5089采用增强散热、节省空间的16引脚TQFN (5mm x 5mm)封装, 工作在-40°C至+125°C温度范围。

应用

xDSL调制解调器电源
车载无线电信通电源
服务器与网络
IP电话/WLAN接入点

选型指南

PART	CONFIGURATION	FEATURES
MAX5088ATE	Nonsynchronous Buck	RESET Output, Clock Output
MAX5089ATE	Synchronous Buck	PGOOD Output, Synchronous FET Driver

引脚配置(续)在数据资料的最后给出。

特性


- ◆ 4.5V至5.5V或5.5V至23V的输入电压范围
- ◆ 可调节输出电压低至0.6V
- ◆ 2A输出电流
- ◆ 同步整流器驱动输出(MAX5089), 实现高效转换
- ◆ 电阻可编程开关频率, 范围200kHz至2.2MHz
- ◆ 外部同步和使能(on/off)输入
- ◆ 能够以180°相差驱动第二个转换器工作的时钟输出(MAX5089)
- ◆ 内置150mΩ高边n沟道功率MOSFET
- ◆ 上电复位输出(MAX5088)/电源就绪输出(MAX5089)
- ◆ 短路保护
- ◆ 热关断保护
- ◆ 增强散热的16引脚TQFN封装, 可耗散功率为2.7W

订购信息

PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX5088ATE+	-40°C to +125°C	16 TQFN	T1655-2
MAX5089ATE+	-40°C to +125°C	16 TQFN	T1655-2

+表示无铅封装。

引脚配置



2.2MHz、2A降压型转换器， 内置高边开关

ABSOLUTE MAXIMUM RATINGS

V+ to PGND	-0.3V to +25V
BST/VDD, DRAIN to SGND	-0.3V to +30V
SGND to PGND	-0.3V to +0.3V
BST/VDD to SOURCE	-0.3V to +6V
SOURCE to SGND	-0.6V to +25V
SOURCE or DRAIN Maximum Peak Current	5A for 1ms
V _L to SGND	-0.3V to the lower of +6V and (V+ + 0.3V)
SYNC, EN, DL, CKO, OSC, COMP, FB to SGND	-0.3V to (V _L + 0.3V)
BYPASS, CKO, OSC, COMP, FB, EN, SYNC, RESET, PGOOD Maximum Input Current	±50mA

RESET, PGOOD to SGND	-0.3V to +6V
BYPASS to SGND	-0.3V to +2.2V
V _L and BYPASS Short-Circuit Duration to SGND	Continuous
Continuous Power Dissipation* (T _A = +70°C)	
16-Pin TQFN (derate 33mW/°C above +70°C)	2666mW
Package Thermal Resistance (junction to case)	1.7°C/W
Operating Temperature Range	-40°C to +125°C
Junction Temperature Range	-65°C to +150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

*As per JEDEC51 Standard (multilayer board).

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V+ = V_L = 5V or V+ = 5.5V to 23V, V_{EN} = 5V, T_A = T_J = -40°C to +125°C, unless otherwise noted. Circuits of Figures 5 and 6. Typical values are at T_A = T_J = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SYSTEM SPECIFICATIONS						
Input Voltage Range	V+		5.5		23.0	V
		V+ = V _L	4.5		5.5	V
V+ Operating Supply Current	I _Q	V+ = 12V, V _{FB} = 0.8V R _{OSC} = 10kΩ, no switching		1.8	2.5	mA
V+ Standby Supply Current	I _{STBY}	V+ = 12V, V _{EN} = 0V, PGOOD (MAX5089), RESET, CKO unconnected (MAX5088), R _{OSC} = 10kΩ		1	1.4	mA
Efficiency	η	Nonsynchronous (MAX5088), f _{sw} = 1.25MHz, V+ = 12V, I _{OUT} = 1.5A, V _{OUT} = 3.3V		79		%
		Synchronous (MAX5089), f _{sw} = 300kHz, V+ = 12V, I _{OUT} = 1.5A, V _{OUT} = 3.3V		90		
V_L REGULATOR (V_L)/BYPASS OUTPUT (BYPASS)						
V _L Undervoltage Lockout	V _{UVLO}	V _L falling		4.1	4.3	V
V _L Undervoltage Lockout Hysteresis	V _{HYST}			137		mV
V _L Output Voltage	V _L	V+ = 5.5V to 23V, I _{VL} = 0 to 40mA	5.0	5.2	5.5	V
BYPASS Output Voltage	V _{BYPASS}	V+ = V _L = 5.2V	1.98	2	2.02	V
BYPASS Load Regulation	ΔV _{BYPASS}	I _{BYPASS} steps from 0 to 50μA, V+ = V _L = 5.2V	0	1.2	10	mV

2.2MHz、2A降压型转换器， 内置高边开关

MAX5088/MAX5089

ELECTRICAL CHARACTERISTICS (continued)

($V_+ = V_L = 5V$ or $V_+ = 5.5V$ to $23V$, $V_{EN} = 5V$, $T_A = T_J = -40^\circ\text{C}$ to $+125^\circ\text{C}$, unless otherwise noted. Circuits of Figures 5 and 6. Typical values are at $T_A = T_J = +25^\circ\text{C}$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
SOFT-START							
Digital Soft-Start Period		Internal 6-bit DAC		4096		Clock periods	
Soft-Start Steps				64		Steps	
ERROR AMPLIFIER (FB and COMP)							
FB to COMP Transconductance	gm		1.20	1.8	2.75	mS	
FB Input Bias Current	I _{FB}				250	nA	
FB Input Voltage Set Point	V _{FB}		0.5940	0.601	0.6095	V	
COMP Sink-and-Source Current Capability	I _{COMP}		100	150		μA	
INTERNAL MOSFETS							
On-Resistance n-Channel Power MOSFET	R _{ON}	$V_+ = V_L = 5.2V$, I _{SINK} = 100mA		0.150	0.302	Ω	
Leakage Current	I _{LEAK}	V _{EN} = 0V, V _{DRAIN} = 23V, SOURCE = PGND			20	μA	
Minimum Output Current	I _{OUT}	V _{OUT} = 3.3V, $V_+ = 12V$ (Note 2)		2		A	
Current Limit	I _{LIMIT}		2.2	2.8	3.5	A	
On-Resistance Internal Low-Side Switch	R _{ONLSW}	I _{SWITCH} = 50mA, $V_+ = V_L = 5.2V$		20	38	Ω	
SYNCHRONOUS RECTIFIER DRIVER (DL) (MAX5089 Only)							
On-Resistance nMOS	R _{ONDLN}	I _{SINK} = 0.1A		1	6.7	Ω	
On-Resistance pMOS	R _{ONDLP}	I _{SOURCE} = 0.1A		1.9	11.1	Ω	
Peak Sink Current	I _{IDL_SINK}			1		A	
Peak Source Current	I _{IDL_SOURCE}			0.75		A	
OSCILLATOR (OSC)/SYNCHRONIZATION (SYNC)/CLOCK OUTPUT (CKO) (MAX5088 Only)							
Clock Output-High Level	V _{CKOH}	V _L = 5.2V, I _{SOURCE} = 5mA	3.54			V	
Clock Output-Low Level	V _{CKOL}	V _L = 5.2V, I _{SINK} = 5mA			0.4	V	
Switching Frequency	f _{sw}	$V_+ = V_L = 5.2V$	R _{OSC} = 5.62kΩ	1900	2100	2400	kHz
			R _{OSC} = 41.2kΩ	275	312	350	
			R _{OSC} = 10kΩ	1130	1250	1380	
Minimum Controllable On-Time	t _{ON_MIN}			120		ns	
Maximum Duty Cycle	D _{MAX}	f _{sw} = 2.2MHz	MAX5088	82	87.5	%	
			MAX5089	82	87.5		

2.2MHz、2A降压型转换器， 内置高边开关

ELECTRICAL CHARACTERISTICS (continued)

($V_+ = V_L = 5V$ or $V_+ = 5.5V$ to $23V$, $V_{EN} = 5V$, $T_A = T_J = -40^\circ\text{C}$ to $+125^\circ\text{C}$, unless otherwise noted. Circuits of Figures 5 and 6. Typical values are at $T_A = T_J = +25^\circ\text{C}$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SYNC Frequency Range (Note 3)	f_{SYNC}		200		2200	kHz
Sync Input to SOURCE Rising-Edge Phase Delay (Note 4)	SYNC $\overline{\text{PHASE}}$	$R_{\text{OSC}} = 10\text{k}\Omega$, $f_{\text{SYNC}} = 1.2\text{MHz}$		65		degrees
Clock Output Phase Delay With Respect to SOURCE Waveform (Note 5)	CKO $\overline{\text{PHASE}}$	$R_{\text{OSC}} = 10\text{k}\Omega$, SYNC = GND (MAX5088 only)		115		degrees
SYNC High Threshold	V_{SYNCH}		2.0			V
SYNC Low Threshold	V_{SYNCL}				0.8	V
Minimum SYNC High Pulse Width	$t_{\text{SYNC_H}}$			100		ns
EN, $\overline{\text{RESET}}$ (MAX5088)/PGOOD (MAX5089)						
EN Threshold	V_{IH}		2.0			V
	V_{IL}				0.8	
EN Input Bias Current	I_{EN}				250	nA
$\overline{\text{RESET}}$ Threshold (Note 6)	V_{TH}	$V_{\text{FB}} = V_{\text{OUT}}$	90	92.5	95	% V_{OUT}
PGOOD Threshold (Note 6)	V_{TH}	$V_{\text{FB}} = V_{\text{OUT}}$	90	92.5	95	% V_{OUT}
FB to $\overline{\text{RESET}}$ or FB to PGOOD Propagation Delay	t_{FD}			3		μs
$\overline{\text{RESET}}$ Active Timeout Period	t_{RP}		140	200	254	ms
$\overline{\text{RESET}}$, PGOOD Output Voltage	V_{OL}	$I_{\text{SINK}} = 3\text{mA}$			0.4	V
$\overline{\text{RESET}}$, PGOOD Output Leakage Current	I_{LEAK}	$V_+ = V_L = 5.2V$, $V_{\overline{\text{RESET}}}$ or $V_{\text{PGOOD}} = 6V$, $V_{\text{FB}} = 0.8V$			2	μA
THERMAL SHUTDOWN						
Thermal Shutdown	T_{SHDN}	Temperature rising		+170		$^\circ\text{C}$
Thermal-Shutdown Hysteresis				25		$^\circ\text{C}$

Note 1: 100% tested at $+125^\circ\text{C}$. Limits over temperature are guaranteed by design.

Note 2: Output current may be limited by the power dissipation of the package. See the *Power Dissipation* section in the *Applications Information* section.

Note 3: SYNC input frequency is equal to the switching frequency.

Note 4: From the SYNC rising edge to SOURCE rising edge.

Note 5: From the rising edge of the SOURCE waveform to the rising edge of the CKO waveform.

Note 6: $\overline{\text{RESET}}$ goes high 200ms after V_{OUT} crosses this threshold, PGOOD goes high after V_{OUT} crosses this threshold.


2.2MHz、2A降压型转换器， 内置高边开关

典型工作特性


($V_+ = V_L = 5.2V$, $T_A = +25^\circ C$, Figures 5 and 6, unless otherwise noted.)

MAX5088/MAX5089


MAX5088 BUCK EFFICIENCY vs. OUTPUT CURRENT ($V_{IN} = 5V$, $f_{SW} = 2.2MHz$)




MAX5088 BUCK EFFICIENCY vs. OUTPUT CURRENT ($V_{IN} = 12V$, $f_{SW} = 2.2MHz$)




MAX5088 BUCK EFFICIENCY vs. OUTPUT CURRENT ($V_{IN} = 16V$, $f_{SW} = 2.2MHz$)




MAX5089 SYNCHRONOUS EFFICIENCY vs. OUTPUT CURRENT ($V_{IN} = 12V$, $f_{SW} = 330kHz$, $L = 15\mu H$)




MAX5089 SYNCHRONOUS EFFICIENCY vs. OUTPUT CURRENT ($V_{IN} = 12V$, $f_{SW} = 2.2MHz$, $L = 4.7\mu H$)



MAX5089 OUTPUT VOLTAGE vs. OUTPUT CURRENT ($V_{IN} = 12V$, $V_{OUT} = 3.3V$, $f_{SW} = 2.2MHz$)










V_L OUTPUT VOLTAGE vs. SWITCHING FREQUENCY



2.2MHz、2A降压型转换器， 内置高边开关

典型工作特性(续)

($V_+ = V_L = 5.2V$, $T_A = +25^\circ C$, Figures 5 and 6, unless otherwise noted.)




2.2MHz、2A降压型转换器， 内置高边开关

典型工作特性(续)


($V_+ = V_L = 5.2V$, $T_A = +25^\circ C$, Figures 5 and 6, unless otherwise noted.)

MAX5088/MAX5089


**MAX5089 SOFT-START AND SHUTDOWN
($I_{OUT} = 2A$)**




**V_{IN} STARTUP WAVEFORM
(EN CONNECTED TO V_L)**




RESET TIMEOUT




**MAX5088 EXTERNALLY SYNCHRONIZED
SWITCHING WAVEFORM**




**SHUTDOWN CURRENT
vs. TEMPERATURE**



**SWITCHING SUPPLY CURRENT (I_{sw})
vs. TEMPERATURE**



**CURRENT LIMIT
vs. TEMPERATURE**



2.2MHz、2A降压型转换器， 内置高边开关

引脚说明

引脚	名称	功能
1, 2	DRAIN	内部功率MOSFET的漏极连接端。采用MOSFET作为高边开关，DRAIN连接至输入电源。
3	COMP	跨导误差放大器输出端。连接补偿网络于COMP至SGND，或从COMP到FB再到SGND(参考补偿部分)。
4	FB	反馈输入。从输出端到FB再到SGND之间连接电阻分压器以设置输出电压。
5	OSC	开关频率设置输入。OSC与SGND之间连接电阻 R_{OSC} ，设置开关频率。当使用外部同步时，应通过 R_{OSC} 设置开关频率： $(0.2 \times f_{SYNC}) \leq f_{SW} \leq (1.2 \times f_{SYNC})$ 。即使采用外部同步，仍需要 R_{OSC} 。
6	BYPASS	基准旁路连接端。使用一个0.22 μ F或更大的陶瓷电容旁路至SGND。
7	V+	电源电压输入。V+的范围为5.5V至23V。输入电压为4.5V至5.5V时，将V+与V _L 相连接。采用一个最小0.1 μ F的陶瓷电容旁路V+至SGND。
8	V _L	内部稳压器输出。采用一个4.7 μ F的陶瓷电容旁路V _L 至SGND，一个0.1 μ F的陶瓷电容器旁路V _L 至PGND。输入电压为4.5V至5.5V时，将V+与V _L 相连接。
9	CKO	时钟输出(仅MAX5088)。CKO的输出频率与转换器开关频率相同，相位相差115°。CKO可以用于同步MAX5088与其他MAX5088/MAX5089之间的工作。
	DL	低边同步整流器驱动器(仅MAX5089)。DL的源出电流为0.7A，吸入电流为1A，能快速导通或关断外部同步整流器MOSFET。
10	SGND	信号地。
11	PGND	功率地。连接整流器二极管的阳极、输入电容器负端、输出电容器负端和V _L 旁路电容负端至PGND。
12	SOURCE	内部功率MOSFET源极连接端。SOURCE连接至电感的开关侧，如图5所示。
13	SYNC	外部同步输入。SYNC连接至外部逻辑电平的时钟，用于同步MAX5088/MAX5089。当不需要同步时，SYNC连接至SGND。
14	$\overline{\text{RESET}}$	开漏低电平有效复位输出(仅MAX5088)。当转换器的输出低于V _{OUT} 标称设置电压的92.5%时， $\overline{\text{RESET}}$ 保持低电平。当V _{OUT} 高于其标称设置电压的92.5%时， $\overline{\text{RESET}}$ 经过200ms(典型值)的复位延时后变为高电平。
	PGOOD	开漏电源就绪输出(仅MAX5089)。当输出电压低于其标称设置电压的92.5%时，PGOOD保持低电平。
15	BST/VDD	内部MOSFET驱动器电源输入。BST/VDD连接至外部陶瓷电容器和二极管(参见图5)。
16	EN	使能输入。该引脚为逻辑低电平时，关闭转换器。为逻辑高电平时，开启转换器。EN接V _L 时，器件处于常开状态。
—	EP	裸露焊盘，连接至SGND。将EP与SGND焊接到一起可增强散热能力。

2.2MHz、2A降压型转换器， 内置高边开关

MAX5088/MAX5089




图1. MAX5088方框图

2.2MHz、2A降压型转换器， 内置高边开关

MAX5088/MAX5089




图2. MAX5089方框图

2.2MHz、2A降压型转换器， 内置高边开关

MAX5089

MAX5088/MAX5089

详细说明

PWM控制器

MAX5088/MAX5089采用脉宽调制(PWM)电压模式控制架构。MAX5088是非同步转换器，采用一个低导通压降的外部肖特基二极管进行整流。而MAX5089则是同步转换器，驱动低边、低栅极电荷的MOSFET进行整流，以获得更高效率。控制器由内部振荡器产生时钟，或者，当由外部时钟驱动时，由SYNC输入产生时钟。内部跨导误差放大器在COMP引脚产生误差电压的积分，实现高直流精度。COMP电压输入到PWM比较器，与内部 $1V_{P,P}$ 斜坡电压比较，决定占空比的大小。在每个时钟的上升沿，转换器的高边n沟道MOSFET导通，导通状态一直保持到控制电路设定的占空比或最大占空比，或者检测到开关电流超出最大电流限。

MAX5088

在高边MOSFET每次导通期间(参见图5)，电感电流逐渐上升。在后半个开关周期内，高边MOSFET关断，肖特基整流管(图5中的D2)被正向偏置而导通。在此期间，SOURCE电压被箝位到低于地电压0.5V。随着电感电流逐渐下降，电感释放其储能，向输出提供电流。MOSFET关断期间，当肖特基整流管导通时，自举电容(图5中的C10)由 V_L 输出充电。负载很轻时，电感电流在下一个开关周期开始之前完全释放，MAX5088进入不连续导通模式。当MAX5088工作于不连续模式时，自举电容可能会充电不足。为防止出现这种情况，每隔4个时钟周期，内部的一个低边 30Ω 开关(参见图1中的N3)在主开关关断期间被接通一次。这样就确保了自举电容的负端拉至PGND，使其能够满充至 V_L ，保证内部功率开关正确导通。这个自举电容“唤醒”开关的工作在轻载下会造成输出电压纹波的轻微增加。发生过载时，当电感电流超过内部开关的峰值限流时，高边MOSFET快速关断，并等待下一个时钟周期的到来。

MAX5089仅用于同步降压工作模式。在高边MOSFET导通期间，电感电流逐渐上升。MOSFET关断后，电感电压极性反转，与低边同步MOSFET并联的肖特基整流管被正向偏置。SOURCE电压被箝位到低于地电压0.5V，直到经过了一个25ns的先断后通时间(t_{BBM})。在 t_{BBM} 后，同步整流MOSFET导通。随着电感电流逐渐下降，电感释放其储能，继续向输出提供电流。当MOSFET关断时，自举电容也由 V_L 的输出再次充电。即使在轻载状态下，同步整流器也使电路保持连续导通工作模式。发生过载时，当电感电流超出内部开关的峰值限流，高边MOSFET关断，等待下一个时钟周期的到来。

MAX5089的同步整流驱动器输出(DL)具有自适应先断后通特性，可避免内部功率MOSFET和外部同步整流MOSFET交叉导通。在关断同步整流MOSFET的过程中，内部高边功率MOSFET保持关断状态，直到 V_{DL} 下降至0.97V以下。同样，直到内部功率MOSFET栅极电压降低至1.24V以下，DL才变为高电平。

输入电压(V_+)/内部线性稳压器(V_L)

所有内部控制电路的工作电压均来自标称值为5.2V的内部稳压器(V_L)。输入电压(V_+)为5.5V至23V时， V_L 的稳压值为5.2V。输入电压等于或低于5.5V时，内部线性稳压器工作在压差模式下，此时 V_L 跟随 V_+ 。根据 V_L 稳压器的负载大小，其压差可能大到足以使 V_L 降至欠压锁定(UVLO)门限以下。

输入电压小于5.5V时，将 V_+ 和 V_L 连接在一起。 V_L 上的负载与转换器的开关频率成正比。参见典型工作特性中 V_L 输出电压与开关频率关系曲线。输入电压高于5.5V时，须使用内部稳压器。

采用一个低ESR、电容值大于等于 $0.1\mu F$ 的陶瓷电容旁路 V_+ 至SGND，该电容应尽可能靠近MAX5088/MAX5089放置。 V_L 上的电流尖峰会干扰由 V_L 供电的内部电路，因此采用一个低ESR、 $0.1\mu F$ 的陶瓷电容旁路 V_L 至PGND，并采用一个低ESR、 $4.7\mu F$ 电容旁路 V_L 至SGND。

2.2MHz、2A降压型转换器， 内置高边开关

使能

EN为高有效输入，能开启和关闭MAX5088/MAX5089。EN是TTL逻辑输入，逻辑高电平为2.0V，逻辑低电平为0.8V。当EN为高电平时，内部数字软启动缓慢升高内部基准电压，从而实现输出软启动。该滞回可使转换器在逻辑导通期间不易受到干扰。EN端的电压变化会中断软启动过程，并造成闭锁。一旦EN有效，应确保EN至少能保持5ms的高电平。将EN强制拉为低电平时，内部功率MOSFET关断，并将RESET拉为低电平(MAX5088)，或将PGOOD拉为低电平(MAX5089)。不使用使能功能时，将EN连接至V_L。

软启动/软停止

MAX5088/MAX5089具有带滞回的欠压闭锁(UVLO)，能消除启动过程中的振荡。UVLO电路可在V₊达到4.5V之前保持MAX5088/MAX5089处于关断状态，而在V₊降到4.3V以下后关闭该器件。MAX5088/MAX5089还具有软启动功能，可在启动期间降低输入端的浪涌电流和脉冲干扰。当达到UVLO门限或EN由低变高使器件进入启动过程时，数字软启动分64级逐步升高基准电压(V_{BYPASS})。在关断期间(通过将EN或V₊拉低)，基准电压缓慢降至零。软启动和软停止的时间(t_{SS})是4096个内部振荡器周期。利用下列公式来计算软启动/软停止时间：

$$t_{SS} = \frac{4096}{f_{SW}}$$

f_{SW}是转换器的开关频率。

振荡器/同步(SYNC)/时钟输出(CLKOUT)

时钟频率(或开关频率)由内部产生，并通过OSC与SGND之间连接的外部电阻进行调节。R_{OSC}与f_{SW}的关系为：

$$R_{OSC} = \frac{125 \times 10^8 \Omega/s}{f_{SW}}$$

f_{SW}的调节范围为200kHz至2.2MHz。

在SYNC端连接一个频率介于200kHz和2.2MHz之间的逻辑电平时钟，可以外部同步MAX5088/MAX5089的振荡器(参见图7)。MAX5088/MAX5089与SYNC时钟的上升沿同步。SYNC时钟的上升沿与内部n沟道功率MOSFET的导通沿同步，其间有一个固定的传输延迟。当MAX5088/MAX5089采用外部SYNC时钟工作时，仍须安装R_{OSC}。此时内部开

关频率应设置在 $(0.2 \times f_{SYNC}) \leq f_{SW} \leq (1.2 \times f_{SYNC})$ 。f_{SYNC}的最小脉宽为100ns。如果不使用同步，将SYNC连接至SGND。

CKO输出(仅MAX5088)是一个逻辑电平时钟，与f_{SW}具有相同频率，相对于SYNC时钟具有115°的移相。两个MAX5088可连接成主/从式架构，以实现两路电源(180°)错相工作。主机的CKO输出驱动从机的SYNC输入，形成双相转换器。如要实现180°的反相工作模式，可采用相同阻值的R_{OSC}，将两个转换器的内部开关频率设置得彼此接近。当用一个外部时钟同步主-从式架构时，用R_{OSC}设置内部开关频率使其约等于外部时钟频率(f_{SYNC})，这样可以实现纹波相位相差180°的工作模式(参见图7)。内部开关频率与f_{SYNC}的任何差别都将改变相位延迟。如果主、从转换器均使用相同的电源，并且共用一个输入旁路电容，则输入端的等效开关频率是每个转换器开关频率的两倍。输入电容的纹波频率越高，则电容器中的RMS纹波电流越低。

限流

当MAX5088/MAX5089工作在降压模式下时，可针对输出过载和短路故障提供保护。内部电流检测级产生一个与瞬态开关电流成正比的电压。当开关电流达到2.8A(典型值)时，功率MOSFET关断，并一直保持为关断状态，直到下一个周期到来。

在严重过载或短路期间，当输出电压被拉至地时，电感放电的斜率为V_{DS}(同步FET两端的电压)或V_F(整流二极管两端的电压)除以L。很短的关断时间不能使电感电流正常下降，会导致危险的电流失控，以至可能会损坏器件。为了防止出现这种情况，MAX5088/MAX5089提供了频率折返特性。当检测到限流时，频率降低至设置的开关频率的1/4。当输出电压降低至标称设置电压的1/3(V_{FB} = 0.2V)以下时，转换器关断，并启动软启动周期。这样降低了故障状态下转换器源出的RMS电流。

在较高的输入-输出压差和高开关频率下，导通时间降低至100ns量级。尽管MAX5088/MAX5089可以将导通时间控制在100ns，内部限流电路却无法在这么短的时间内检测到过流。在此情况下，发生故障时的输出电流可能超出Electrical Characteristics表中规定的限流值。通过热关断功能，仍可在输出短路故障下保护MAX5088/MAX5089。但是，输出电流可能高达5.5A。如果给定频率和占空比条件下的最小导通时间小于200ns，则应选择一个饱和电流大于5.5A的电感。

2.2MHz、2A降压型转换器， 内置高边开关

上电复位(RESET) (仅MAX5088)

$\overline{\text{RESET}}$ 为低有效开漏输出，当 V_{OUT} 降至其标称设置电压的92.5%以下时， $\overline{\text{RESET}}$ 被拉低。当 V_{OUT} 升至其标称设置电压的92.5%以上、软启动结束且经过200ms(典型值)延时后， $\overline{\text{RESET}}$ 变为高阻抗状态。 $\overline{\text{RESET}}$ 与逻辑电压或 V_{L} 之间连接一个上拉电阻。 $\overline{\text{RESET}}$ 引脚上的内部开漏MOSFET吸收3mA电流时仍可提供TTL兼容的逻辑低电平信号。不使用时， $\overline{\text{RESET}}$ 接SGND或悬空。

电源就绪(PGOOD) (仅MAX5089)

PGOOD是开漏、高有效输出，当 V_{OUT} 降至其标称设置电压的92.5%以下时，PGOOD为低电平，而当 V_{OUT} 升至其标称设置电压的92.5%以上时，PGOOD为高阻抗状态。PGOOD与逻辑电平或 V_{L} 之间连接一个上拉电阻。PGOOD能够吸收高达3mA电流，同时提供TTL兼容逻辑低电平。拉低EN，则驱动PGOOD为低电平。不使用时，PGOOD接SGND或悬空。

热过载保护

在输出持续短路或过载期间，MAX5088/MAX5089的功耗会超过其极限值。当管芯温度超过+170°C时，MAX5088/MAX5089提供内部热关断功能，可关断器件。片上温度传感器监测管芯温度，当结温下降+25°C后，温度传感器再次启动器件。热关断期间，内部功率MOSFET关断，DL拉至SGND， V_{L} 关断， $\overline{\text{RESET}}$ (MAX5088)/PGOOD(MAX5089)拉低，软启动处于复位状态。

应用信息

设置开关频率

控制器通过内部振荡器或使用外部振荡器驱动的SYNC(f_{SYNC})输入信号产生开关频率(f_{SW})。开关频率等于 f_{SW} 或 f_{SYNC} 。

OSC和SGND之间连接的电阻(R_{OSC})设定内部振荡器。 f_{SW} 和 R_{OSC} 间的关系是：

$$R_{\text{OSC}} = \frac{125 \times 10^8}{f_{\text{SW}}}$$

式中 f_{SW} 的单位为赫兹， R_{OSC} 的单位为欧姆。例如， $R_{\text{OSC}} = 10\text{k}\Omega$ 时，设定的开关频率为1.25MHz。更高的开关频率允许在设计中使用更低的电感值和更少的输出电容。同时，开关频率较高时峰值电流和 I^2R 损耗较低，但是磁芯损耗、栅极充电电流以及开关损耗会增加。

SYNC的时钟上升沿被视作同步输入。如果SYNC信号丢失，则由内部振荡器控制开关，即转而采用由 R_{OSC} 设定的开关频率。这样即使是在SYNC信号间断的情况下，输出电压也可保持稳定。当使用外部同步信号时，设置 R_{OSC} 以使得 $(0.2 \times f_{\text{SYNC}}) \leq f_{\text{SW}} \leq (1.2 \times f_{\text{SYNC}})$ 。

降压转换器

采用内部n沟道功率MOSFET作为高边开关，将MAX5088/MAX5089配置为一个降压转换器。采用这种配置时，SOURCE连接至电感，DRAIN连接至输入，BST/VDD连接至自举二极管阴极和电容。图5和图6分别给出了MAX5088/MAX5089降压配置的典型应用电路。

2.2MHz、2A降压型转换器， 内置高边开关

有效输入电压范围

MAX5088/MAX5089可工作在4.5V至5.5V或5.5V至23V输入电压范围。输入电压范围(V₊)的最小值和最大值还分别受到占空比和导通时间的制约。最小输入电压为：

$$V_{IN_MIN} = \frac{V_{OUT} + V_{DROPO1}}{D_{MAX}} + V_{DROPO2} - V_{DROPO1}$$

D_{MAX}是最大占空比87.5% (典型值)。V_{DROPO1}为电感放电电路的总电压跌落，包括二极管的导通压降(或同步整流器MOSFET两端的压降)、电感等效串联电阻的压降以及PCB布线的压降。V_{DROPO2}是电感充电通路总压降，包括内部功率MOSFET两端的压降、电感等效串联电阻的压降以及PCB布线的压降。

最大输入电压为：

$$V_{IN_MAX} = \frac{V_{OUT}}{t_{ON_MIN} \times f_{SW}}$$

其中t_{ON_MIN} = 100ns，f_{SW}为开关频率。

设置输出电压

如果需要0.6V或者更高的输出电压，可在V_{OUT}和SGND之间接一电阻分压器至FB。R₂电阻(连接在FB和SGND之间)应介于1kΩ和10kΩ之间。采用下列公式计算OUT与FB之间的电阻(R₁)：

$$R1 = R2 \times \left[\frac{V_{OUT}}{V_{FB}} - 1 \right]$$

其中V_{FB} = 0.6V，参见图3。

对于采用III型补偿方案的设计，首先应计算R₁以满足稳定性要求(参见补偿部分)，然后再选择适当的R₂：

$$R2 = \frac{R1 \times V_{FB}}{V_{OUT} - V_{FB}}$$

参见图4。

电感的选择

选择MAX5088/MAX5089的外接电感，必须确定以下三个关键参数：电感值(L)、峰值电感电流(I_{PEAK})以及电感饱

和电流(I_{SAT})。所需电感量的最小值是工作频率、输入-输出电压差和电感电流峰-峰值(ΔI_{P-P})的函数。ΔI_{P-P}较高时允许选用较小的电感值，而ΔI_{P-P}较低时则需要选用较大的电感值。较小的电感值可以减小尺寸、降低成本并改善大信号及瞬态响应，但是在相同的输出电容情况下，由于产生较高的峰值电流和较高的峰-峰输出纹波电压，从而导致效率降低。另一方面，较大的电感值减小了纹波电流，从而提高了效率。但额外的线圈增大了电阻损耗，从而抵消了低纹波电流降低所带来的好处，特别是当电感值增加而电感尺寸不能增加时。一个好的折衷方案是选择ΔI_{P-P}等于满载电流的30%。采用下列公式计算电感值：

$$L = \frac{V_{OUT}(V_{IN} - V_{OUT})}{V_{IN} \times f_{SW} \times \Delta I_{P-P}}$$

V_{IN}和V_{OUT}均为典型值，从而在典型工作状态下效率达到最高。开关频率由R_{OSC}设定(参见设置开关频率部分)。电感电流峰-峰值反映了输出纹波峰-峰值的大小，输入电压最大时电感电流峰-峰值也最大。请参见输出电容部分，确定其最大输出纹波是否满足要求。为了避免在输出连续短路期间产生失控电流，电感饱和电流也是非常重要的。在较高的输入-输出电压差和较高的开关频率下，导通时间降低至100ns。虽然MAX5088/MAX5089能将导通时间控制在100ns，但内部限流电路在该时间内可能检测不到过流。在这种情况下，故障时的输出电流可能会超出电气特性表中规定的限流值。热关断功能可在这种情况下保护MAX5088/MAX5089。然而，输出电流可能达到5.5A。在给定的频率和占空比下，若最小导通时间小于200ns，应选择一个饱和电流大于5.5A的电感。

输入电容

降压型转换器的不连续输入电流会引起较大的输入纹波电流。开关频率、峰值电感电流以及允许的输入电压纹波峰-峰值决定了对于输入电容的要求。提高开关频率或电感值可以降低峰值电流与平均电流的比值，从而降低对输入电容的要求。

2.2MHz、2A降压型转换器， 内置高边开关

输入纹波主要由 ΔV_Q (由电容放电引起)和 ΔV_{ESR} (由电容ESR引起)组成。总电压纹波等于 ΔV_Q 与 ΔV_{ESR} 之和。假定由ESR和电容放电所引起的输入电压纹波分别占50%。为在输入端获得期望的电压纹波，采用下列公式可算出所需的输入电容值及其ESR：

$$ESR = \frac{\Delta V_{ESR}}{\left(I_{OUT} + \frac{\Delta I_{P-P}}{2}\right)}$$

$$C_{IN} = \frac{I_{OUT} \times D(1-D)}{\Delta V_Q \times f_{SW}}$$

其中：

$$\Delta I_{P-P} = \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{V_{IN} \times f_{SW} \times L}$$

$$D = \frac{V_{OUT}}{V_{IN}}$$

其中 I_{OUT} 是输出电流，D是占空比。 f_{SW} 是开关频率。在较低的输入电压下，应采用更多的输入电容，以避免负载瞬变期间产生低于UVLO门限的过冲。

输出电容

输出电容值及其ESR取决于能够允许的输出电压纹波和负载电流突变时输出电压的最大偏移量。

输出纹波由 ΔV_Q (由电容放电引起)和 ΔV_{ESR} (由电容的ESR引起)组成。输出应使用低ESR的陶瓷电容或铝电解电容。对铝电解电容来说，总输出纹波主要是由 ΔV_{ESR} 引起的。使用 ESR_{OUT} 公式计算所需的ESR，并可据此选择相应的电容。如果采用陶瓷电容，假定来自ESR和来自电容放电的输出纹波电压相等。对于特定的输出电压纹波，采用下列公式计算所需的输出电容值及其ESR：

$$ESR = \frac{\Delta V_{ESR}}{\Delta I_{P-P}}$$

$$C_{OUT} = \frac{\Delta I_{P-P}}{8 \times \Delta V_Q \times f_{SW}}$$

其中：

$$\Delta I_{P-P} = \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{V_{IN} \times f_{SW} \times L}$$

$$V_{OUT_RIPPLE} \approx \Delta V_{ESR} + \Delta V_Q$$

ΔI_{P-P} 是上面所计算出的电感电流峰-峰值。 f_{SW} 是每个转换器的开关频率。

输出电容值及其ESR还取决于负载快速瞬变时所允许的输出电压偏差。当负载突增时，在控制器以更大的占空比响应之前，由输出电容提供突变负载电流。响应时间($t_{RESPONSE}$)取决于转换器的闭环带宽。MAX5088/MAX5089的高开关频率可实现较高的闭环带宽，减小了 $t_{RESPONSE}$ 和对输出电容的要求。在负载突变期间，输出电容ESR两端的阻性压降和电容放电会引起电压跌落。将低ESR的钽电容和陶瓷电容结合使用，可以获得更好的负载瞬态响应和纹波/噪音性能。输出电压的最大偏差应始终处于其所驱动电路的容许范围内。使用陶瓷电容时，假定输出电容放电和ESR跌落所贡献的压降分别占80%和20%。可用下列公式计算所需的ESR和电容值：

$$ESR_{OUT} = \frac{\Delta V_{ESR}}{I_{STEP}}$$

$$C_{OUT} = \frac{I_{STEP} \times t_{RESPONSE}}{\Delta V_Q}$$

其中 I_{STEP} 是负载电流突变， $t_{RESPONSE}$ 是控制器的响应时间。控制器响应时间取决于控制环路带宽。

功耗

MAX5088/MAX5089采用增强散热的16引脚、5mm x 5mm TQFN封装，在 $T_A = +70^\circ\text{C}$ 下，可耗散功率高达2.7W。当管芯温度达到 $+170^\circ\text{C}$ 时，MAX5088/MAX5089关断(参见热过载保护部分)。该器件的总功耗等于电源电流的功耗(P_Q)、切换内部功率MOSFET所耗散的功率(P_{SW})和流过内部功率MOSFET的RMS电流所消耗的功率(P_{MOSFET})之和。封装内的总功耗必须加以限制，确保在最高的环境温度下，结温不会超过 $+150^\circ\text{C}$ 的最大极限值。采用下列公式计算MAX5088/MAX5089内部功耗。

开关损耗为：

$$P_{MOSFET} = I_{RMS_MOSFET} \times R_{ON}$$

2.2MHz、2A降压型转换器， 内置高边开关

其中：

$$I_{\text{RMS_MOSFET}} = \sqrt{(I_{\text{OUT}}^2 \times D) + \left(\frac{\Delta I_{\text{P-P}}^2 \times D}{12} \right)}$$

$\Delta I_{\text{P-P}}$ 是电感电流纹波的峰-峰值。

切换内部功率MOSFET消耗的功率为：

$$P_{\text{SW}} = \frac{V_{\text{IN}} \times I_{\text{OUT}} \times (t_{\text{R}} + t_{\text{F}}) \times f_{\text{SW}}}{4}$$

t_{R} 和 t_{F} 是在SOURCE端测量的内部MOSFET的上升和下降时间。

开关静态电流造成的功耗：

$$P_{\text{Q}} = V_{\text{IN}} \times I_{\text{SW}} \quad (\text{MAX5088})$$

MAX5088/MAX5089的开关静态电流(I_{SW})取决于开关频率。在给定的频率下， I_{SW} 的取值请参见典型工作特性部分。

对MAX5089来说，开关电流还包括同步整流器MOSFET的栅极驱动电流($I_{\text{SW-DL}}$)。 $I_{\text{SW-DL}}$ 的大小取决于同步整流器MOSFET的总栅极电荷($Q_{\text{g-DL}}$)和开关频率：

$$P_{\text{Q}} = V_{\text{IN}} \times (I_{\text{SW}} + I_{\text{SW-DL}}) \quad (\text{MAX5089})$$

$$I_{\text{SW-DL}} = Q_{\text{g-DL}} \times f_{\text{SW}}$$

其中 $Q_{\text{g-DL}}$ 是 $V_{\text{GS}} = 5\text{V}$ 时同步整流器MOSFET的栅极电荷。器件的总功耗为：

$$P_{\text{TOTAL}} = P_{\text{MOSFET}} + P_{\text{SW}} + P_{\text{Q}}$$

采用下列公式计算管芯的温升：

$$T_{\text{J}} = T_{\text{C}} + (P_{\text{TOTAL}} \times \theta_{\text{JC}})$$

θ_{JC} 是管芯-管壳热阻，其值为 1.7°C/W 。其中 T_{C} 是管壳温度，而 T_{J} 是结温或管芯温度。管壳-环境的热阻取决于PCB向周围环境散热的效率。将底部的裸露焊盘焊接到大面积覆铜GND层。如果管芯温度达到 $+170^\circ\text{C}$ ，MAX5088/MAX5089关断，直到管芯温度冷却 25°C 才重新启动。

补偿

MAX5088/MAX5089内部具有一个跨导误差放大器，其反相输入端(FB)和输出端(COMP)可用于进行外部频率补偿。MAX5088/MAX5089具有灵活的外部补偿功能和较高的开关频率，使得输出滤波元件具有更大的选择余地，特别是输出电容的选择。对于成本敏感的应用来说，可使用高ESR的铝电解电容。而对于元件尺寸敏感的应用来说，可在输出端采用低ESR的钽电容或陶瓷电容。

在设计补偿元件之前，首先应按照对输出纹波、元件尺寸以及元件成本的要求选择全部无源功率元件。其次，选择补偿元件以获得所期望的闭环带宽和相位裕度。如果输出电容ESR的零点频率(f_{ZESR})低于单位增益频率(f_{C})，采用简单的1零点，2极点(II型)补偿方式。当 f_{ZESR} 高于 f_{C} 时，采用2零点，2极点(III型)补偿方式。

当 $f_{\text{ZESR}} < f_{\text{C}}$ 时，采用步骤1来计算补偿网络元件参数。

步骤1 (参见图3)

计算 f_{ZESR} 及 f_{LC} 双极点：

$$f_{\text{ZESR}} = \frac{1}{2\pi \times \text{ESR} \times C_{\text{OUT}}}$$

$$f_{\text{LC}} = \frac{1}{2\pi \times \sqrt{L} \times C_{\text{OUT}}}$$

计算单位增益频率：

$$f_{\text{C}} = \frac{f_{\text{SW}}}{20}$$

如果 f_{ZESR} 低于 f_{C} 且接近 f_{LC} ，则采用II型补偿网络，其中 $R_{\text{F}}C_{\text{F}}$ 提供一个中频零点($f_{\text{mid,zero}}$)， $R_{\text{F}}C_{\text{CF}}$ 提供一个高频极点。

2.2MHz、2A降压型转换器， 内置高边开关

计算单位增益频率下的调制增益(G_M)。

$$G_M = \frac{V_{IN}}{V_{OSC}} \times \frac{ESR}{ESR + (2\pi \times f_C \times L)} \times \frac{V_{FB}}{V_{OUT}}$$

其中 V_{OSC} 是1V_{P-P}斜坡振幅， $V_{FB} = 0.6V$ 。

在 f_C 频点下的跨导误差放大器增益为：

$$G_{E/A} = g_m \times R_F$$

在 f_C 频点下的总环路增益应等于1：

$$G_M = G_{E/A} = 1$$

或

$$R_F = \frac{V_{OSC} (ESR + 2\pi \times f_C \times L) V_{OUT}}{V_{FB} \times V_{IN} \times g_m \times ESR}$$

在LC双极点处或低于LC双极点处建立一个零点：

$$C_F = \frac{1}{2\pi \times R_F \times f_{LC}}$$

在 $f_p = 0.5 \times f_{SW}$ 处建立一个高频极点。所以 C_{CF} 为：

$$C_{CF} = \frac{1}{\pi \times R_F \times f_{SW}}$$

步骤2 (参见图4)

采用低ESR的陶瓷电容作为输出电容时，ESR频率要比目标单位增益频率(f_C)高得多。这时，推荐使用III型补偿。III型补偿可提供低频极点($\approx DC$)和双极点-零点对。零点和极点的位置应使 f_C 频率处的相位裕度达到其峰值。

$$\frac{f_C}{f_Z} = \frac{f_p}{f_C} = 5$$

若使 $\frac{f_C}{f_Z} = \frac{f_p}{f_C}$ ，则频率为 f_C 时可得到约60°的相位裕度。不过，为了避免条件稳定性问题，应将两个零点放置在双极点或低于双极点的位置，这一点非常重要。

首先，选择单位增益频率，以满足：

$$f_C \leq \frac{f_{SW}}{20}$$

计算LC双极点频率 f_{LC} ：

$$f_{LC} = \frac{1}{2\pi \times \sqrt{L \times C_{OUT}}}$$

在 $0.75 \times f_{LC}$ 频点放置一个零点 f_Z ，其中：

$$f_Z = \frac{1}{2\pi \times R_F \times C_F}$$

$$C_F = \frac{1}{2\pi \times 0.75 \times f_{LC} \times R_F}$$

$R_F \geq 10k\Omega$ 。

计算目标单位增益频率 f_C 对应的 C_A ：

$$C_A = \frac{2\pi \times f_C \times L \times C_{OUT} \times V_{OSC}}{V_{IN} \times R_F}$$

在 f_{ZESR} 处放置一个极点。

$$(f_{P1} = \frac{1}{2\pi \times R_A \times C_A})$$

$$R_A = \frac{1}{2\pi \times f_{ZESR} \times C_A}$$

在 $0.2 \times f_C$ 或 f_{LC} 两者中较低的频点位置放置另一个零点 f_{Z2} 。

$$R_1 = \frac{1}{2\pi \times f_{Z2} \times C_A} - R_A$$

在开关频率的1/2处，放置第二个极点。

$$(f_{P2} = \frac{1}{2\pi \times R_F \times C_{CF}})$$

$$C_{CF} = \frac{C_F}{(2\pi \times 0.5 \times f_{SW} \times R_F \times C_F) - 1}$$

2.2MHz、2A降压型转换器， 内置高边开关




图3. II型补偿网络




图4. III型补偿网络

2.2MHz、2A降压型转换器， 内置高边开关

改善噪声抑制性能

当MAX5088/MAX5089工作于噪声环境时，可以通过调节控制器的补偿来改善系统的噪声抑制性能。特别是耦合到反馈回路的高频噪声会引起占空比抖动。其中一个解决方案是降低单位增益频率(参见补偿部分)。

PCB局指南

精心的PCB布局是获得低开关损耗和保证电路不受噪声干扰、稳定工作的关键。为达到更好的噪声抑制性能，应尽可能使用多层板。良好的PCB布局应遵循以下原则：

- 1) 将裸露焊盘焊接至IC下方的大面积覆铜层。为了能有效发挥覆铜区作为PCB和周围环境之间热交换器的效能，应使位于PCB顶层及底层的覆铜区域充分暴露。不要将裸露焊盘覆铜层直接连接至IC下方的SGND(引脚10)。在V+旁路电容的返回端，把该覆铜层与SGND连接在一起。
- 2) 将功率元件、大电流通路与敏感的模拟电路隔离开。
- 3) 大电流通路应短一些，特别是在接地端。这对实现稳定、无抖动工作尤其重要。
- 4) SGND和PGND的连接点应靠近IC附近V_L与V+高频旁路电容的返回端。而不要在其它任何地方连接二者。

- 5) 电源线和负载连线应短一些，这对于实现高效率非常重要。使用覆铜层较厚的PCB可提高满载效率。
- 6) 确保FB与C_{OUT}之间的反馈连线短且直。
- 7) 高速开关节点(BST/VDD, SOURCE)的布线应远离敏感的模拟电路区域(BYPASS、COMP、FB和OSC)。使用PCB内部的SGND层作为EMI屏蔽层，可使IC、反馈变压器和模拟旁路电容免受辐射噪声干扰。

布局步骤

- 1) 首先放置功率元件(电感、C_{IN}和C_{OUT})，其接地端应彼此靠近。在顶层用大面积的覆铜将这些接地端连接在一起(推荐使用2oz厚度的覆铜)。
- 2) 栅极驱动元件(自举二极管和电容，V_L旁路电容)应集中放置，且应靠近控制器IC。
- 3) 按照下列步骤连接接地端：
 - a) 在IC的下方布设一个小信号地层。
 - b) 将该信号层连接至SGND，并用该层作为BYPASS、COMP、FB和OSC的接地端。
 - c) 在靠近IC的V+与V_L旁路电容的返回端将SGND与PGND连接在一起，这是SGND和PGND之间的唯一连接点。

2.2MHz、2A降压型转换器， 内置高边开关




图5. MAX5088降压配置

2.2MHz、2A降压型转换器， 内置高边开关

MAX5088/MAX5089




图6. MAX5089降压配置

2.2MHz、2A降压型转换器， 内置高边开关





图7. 同步转换器

引脚配置(续)

芯片信息




PROCESS: BiCMOS

2.2MHz、2A降压型转换器， 内置高边开关

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)

MAX5088/MAX5089



QFN THIN.EPS

2.2MHz、2A降压型转换器， 内置高边开关

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)

COMMON DIMENSIONS															
PKG. SYMBOL	16L 5x5			20L 5x5			28L 5x5			32L 5x5			40L 5x5		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
A1	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05
A2	0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.		
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30	0.15	0.20	0.25
D	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
E	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.		
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-
L	0.30	0.40	0.50	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.30	0.40	0.50
N	16			20			28			32			40		
ND	4			5			7			8			10		
NE	4			5			7			8			10		
JEDEC	WHHB			WHHC			WHHD-1			WHHD-2			----		

EXPOSED PAD VARIATIONS									
PKG. CODES	D2			E2					
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
T1655-2	3.00	3.10	3.20	3.00	3.10	3.20			
T1655-3	3.00	3.10	3.20	3.00	3.10	3.20			
T1655N-1	3.00	3.10	3.20	3.00	3.10	3.20			
T2055-3	3.00	3.10	3.20	3.00	3.10	3.20			
T2055-4	3.00	3.10	3.20	3.00	3.10	3.20			
T2055-5	3.15	3.25	3.35	3.15	3.25	3.35			
T2855-3	3.15	3.25	3.35	3.15	3.25	3.35			
T2855-4	2.60	2.70	2.80	2.60	2.70	2.80			
T2855-5	2.60	2.70	2.80	2.60	2.70	2.80			
T2855-6	3.15	3.25	3.35	3.15	3.25	3.35			
T2855-7	2.60	2.70	2.80	2.60	2.70	2.80			
T2855-8	3.15	3.25	3.35	3.15	3.25	3.35			
T2855N-1	3.15	3.25	3.35	3.15	3.25	3.35			
T3255-3	3.00	3.10	3.20	3.00	3.10	3.20			
T3255-4	3.00	3.10	3.20	3.00	3.10	3.20			
T3255-5	3.00	3.10	3.20	3.00	3.10	3.20			
T3255N-1	3.00	3.10	3.20	3.00	3.10	3.20			
T4055-1	3.40	3.50	3.60	3.40	3.50	3.60			
T4055-2	3.40	3.50	3.60	3.40	3.50	3.60			

**SEE COMMON DIMENSIONS TABLE

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.

▲ THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.

▲ DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.

▲ ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.

7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.

▲ COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.

9. DRAWING CONFORMS TO JEDEC MO220, EXCEPT EXPOSED PAD DIMENSION FOR T2855-3 AND T2855-6.

▲ WARPAGE SHALL NOT EXCEED 0.10 mm.

11. MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.

12. NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.

▲ LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.

-DRAWING NOT TO SCALE-

TITLE: PACKAGE OUTLINE, 16, 20, 28, 32, 40L THIN QFN, 5x5x0.8mm	
APPROVAL	DOCUMENT CONTROL NO. 21-0140
REV. J	2/2

MAXIM北京办事处

北京 8328信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

24 **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600**